



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02224242 A

(43) Date of publication of application: 06 . 09 . 90

(51) Int. Cl

H01L 21/302
H01L 21/31

(21) Application number: 01260502

(71) Applicant: OKI ELECTRIC IND CO LTD

(22) Date of filing: 05 . 10 . 89

(72) Inventor: MIYAGAWA YASUHARU

(30) Priority: 21 . 11 . 88 JP 63294114


(54) SEMICONDUCTOR SUBSTRATE PROCESSOR

(57) Abstract:

PURPOSE: To facilitate judgement on the cleaning time of a chamber by providing a detection part, which optically detects a polymer or an deposited film, and an evaluation part, which evaluates the conditions.

CONSTITUTION: This is a semiconductor substrate processor which has a chamber 1 to store a semiconductor substrate 10, and wherein etching treatment to a film on the semiconductor substrate 10 or film deposition process to the semiconductor substrate 10 is done inside the chamber 1. And detecting parts 7 and 8, which optically detect the conditions of a polymer or a deposition film formed in the chamber 1, and an evaluation part 9, which evaluates whether the conditions of the polymer or the accumulation film are in the tolerable range or not based on the outputs of the detecting parts 7 and 8, are provided. Hereby, it can facilitate the determination of proper cleaning time of the chamber and can prevent the drop of the yield rate of the semiconductor substrate.

COPYRIGHT: (C)1990,JPO&Japio



⑫ 公開特許公報 (A)

平2-224242

⑬ Int. Cl. 5

H 01 L 21/302
21/31

識別記号

N
A
C

庁内整理番号

8223-5F
8223-5F
6810-5F

⑭ 公開 平成2年(1990)9月6日

審査請求 未請求 請求項の数 3 (全7頁)

⑮ 発明の名称 半導体基板処理装置

⑯ 特 願 平1-260502

⑯ 出 願 平1(1989)10月5日

優先権主張

⑯ 昭63(1988)11月21日 ⑯ 日本 (JP) ⑯ 特願 昭63-294114

⑰ 発明者 宮川 康陽 東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内
⑯ 出願人 沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号
⑯ 代理人 弁理士 柿本 恭成

明細書

1. 発明の名称

半導体基板処理装置

2. 特許請求の範囲

1. 半導体基板を収容するチャンバーを有し、そのチャンバー内で前記半導体基板上の膜に対するエッチング処理もしくは前記チャンバー内で前記半導体基板に対する膜の堆積処理を施す半導体基板処理装置において、

前記チャンバー内に形成されるポリマー或は堆積膜の状態を光学的に検出する検出部と、

前記検出部の出力に基づき前記ポリマー或は堆積膜の状態が許容範囲内にあるか否かの評価を行う評価部と、

設けたことを特徴とする半導体基板処理装置。

2. 請求項1記載の半導体基板処理装置において、前記検出部は、前記チャンバー内に偏光を照射する発光装置と、前記チャンバー内で反射した前記偏光の反射光を受光する受光装置とで構成し、前記評価部は、前記受光装置の出力に基づき前

記ポリマー或は堆積膜の特性値を算出し、その算出値が許容値内にあるか否かの判定を行う機能を有する半導体基板処理装置。

3. 請求項1記載の半導体基板処理装置において、前記検出部は、前記チャンバー内を照らす光源と、前記チャンバー内における所定箇所の表面像を受光する受光装置とで構成し、

前記評価部は、前記受光装置の出力に基づき、前記受光した表面像と予め設定された像との比較、判定を行う画像処理機能を有する半導体基板処理装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は半導体基板処理装置、特にそのチャンバーのクリーニング時期決定に供する手段に関するものである。

(従来の技術)

従来、このような分野の技術としては、「ソリッドステートテクノロジー(Solid State Technology)」(1988-4) ベンウエル パブリ

ッシング カンパニー(Pennwell Publishing Company) P. 109-112に記載されるものがあった。前記文献には半導体基板に対する処理のうち、ドライエッティング プロセスに関する技術が記載されている。以下、その構成を説明する。

二酸化ケイ素 (SiO_2) 膜に対するエッティングにおいて、高エッティングレートの実現及び下地の多結晶シリコン或は単結晶シリコンとの高選択比を実現するために、六フッ化イオウ (SF_6) と三フッ化メタン (CHF_3) の混合ガスによる2ステップのエッティングプロセスが有効である。

この2ステップのエッティングプロセスは、前記混合ガス組成を変えて2段階のプラズマエッティングを施すもので、第1のステップでは高エッティングレートを確保するために SF_6 のガス組成比を高く設定する。また、第2のステップでは下地との選択比を高めるために、 CHF_3 のガス組成比を高く設定する。第1のステップで予定の大半の SiO_2 膜をエッティングし、残りを第2のステップでエッティングすることにより、高エッティング

レート及び高選択比のエッティングが達成される。

前記エッティングプロセスは、被エッティング用半導体基板を収容してプラズマ放電を施すチャンバーを備えた半導体基板処理装置によって行なわれる。前記チャンバー内への半導体基板の供給と2ステップエッティングとを繰り返すことにより、多枚の半導体基板に対する連続処理がなされる。その際、第2のステップでは CHF_3 のガス組成比を高く設定しているので、チャンバー内には CHF_3 に起因するフロロカーボン系のポリマーが形成される。ところがこのポリマーは、次に繰り返される SF_6 組成比の高い第1のステップで削減され、ポリマー膜厚の増加によるエッティング特性の変動が制御される。また、ポリマーに起因して発生するパーティクル(微粒子)の低減も図られる。

前記エッティングプロセスの安定性は、半導体基板連続処理時におけるエッティングレートの変動とパーティクル数の増加によって評価されるものであり、チャンバー内に形成されたポリマー量が安

定性に重大な影響を及ぼす。ここに、前記プロセスでチャンバーにクリーニングを施さない場合において、エッティングレートは半導体基板約275枚終了時まで殆ど一定であり、パーティクル数の増加は約1000枚処理時でも0.08個/ cm^2 程度という結果が得られている。これらの結果から、半導体基板500枚程度まではチャンバーにクリーニングを施すことなく安定した連続処理が可能であると考えられている。

以上の $\text{SF}_6 + \text{CHF}_3$ ガスを用いたプラズマエッティングの他に、六フッ化エタン (C_2F_6) + CHF_3 のフロロカーボン系のガスを用いたプラズマエッティングも広く行なわれている。これらのエッティングにおいても、同様の半導体基板処理装置が用いられており、そのチャンバー内に形成されるポリマーに起因してエッティングプロセスの安定性が変動する。そして、半導体基板の処理枚数を目安としたチャンバークリーニング時期の決定が広く行なわれている。

(発明が解決しようとする課題)

しかしながら、上記の半導体基板処理装置を用いた基板処理では、チャンバーのクリーニング時期を容易かつ適切に決定できないという課題があった。

即ち、クリーニング時期を決定するためには、それぞれのエッティング条件下において多数回のエッティングを繰り返し、エッティングレートやパーティクル数に関する実績データを集積した後、それらの解析値等から基板処理枚数に基づくクリーニング時期を決定せねばならず、実用上極めて困難な上に精度上の問題もある。また、クリーニング時期決定のために、例えば半導体基板の処理枚数等の管理値を設定しても、管理値に対するエッティング特性のばらつきに対応しきれないという問題が残る。さらに、処理装置におけるトラブル等の不測の事態には全く対応することができない。これらの管理値からのばらつきや不測の事態を生じれば、半導体基板の著しい歩留り低下を来たしてしまう。

本発明は、前記従来技術がもっていた課題とし

て、チャンバーの適切なクリーニング時期の決定が困難な点、及び半導体基板の歩留り低下を来たす点について解決した半導体基板処理装置を提供するものである。

(課題を解決するための手段)

前記課題を解決するために、第1の発明は、半導体基板を収容するチャンバーを有し、そのチャンバー内で前記半導体基板上の膜に対するエッチング処理もしくは前記チャンバー内で前記半導体基板に対する膜の堆積処理を施す半導体基板処理装置において、前記チャンバー内に形成されるポリマー或は堆積膜の状態を光学的に検出する検出部と、前記検出部の出力に基づき前記ポリマー或は堆積膜の状態が許容範囲内にあるか否かの評価を行う評価部とを、設けたものである。

第2の発明では、第1の発明において、前記検出部は、前記チャンバー内に偏光を照射する発光装置と、前記チャンバー内で反射した前記偏光の反射光を受光する受光装置とで構成する。

前記評価部は、前記受光装置の出力に基づき前

第2の発明において、発光装置がチャンバー内に偏光を照射すると、その反射光が受光装置で受光される。すると、評価部では、受光装置の出力を入力し、所定の演算を行ってその演算結果と許容値との比較、判定を行う。

第3の発明において、光源がチャンバー内を照らすと、そのチャンバー内の表面像が受光装置で受光される。評価部では、受光装置の出力を入力し、受光した表面像と予め設定された像との比較、判定を行う。

従って、前記課題を解決することができる。

(実施例)

第1図は、本発明の第1の実施例を示す半導体基板処理装置の概略構成図である。

この半導体基板処理装置は、プラズマエッチングに用いられるもので、チャンバー1を有している。チャンバー1の内部上面及び下面にはそれぞれ上部電極2及び下部電極3が設けられており、上部電極2は高周波電源(RF電源)4に接続されている。

記ポリマー或は堆積膜の特性値を算出し、その算出値が許容値内にあるか否かの判定を行う機能を有している。

第3の発明では、第1の発明において、前記検出部は、前記チャンバー内を照らす光源と、前記チャンバー内における所定箇所の表面像を受光する受光装置とで構成する。前記評価部は、前記受光装置の出力に基づき、前記受光した表面像と予め設定された像との一致/不一致を判定する画像処理機能を有している。

(作用)

第1の発明によれば、以上のように半導体基板処理装置を構成したので、検出部は、チャンバー内に形成されたポリマー或は堆積膜の状態(例えば、膜厚やその物質特性)を光学的に検出してその状態を直接的及び定量的に観察する働きをする。評価部は、検出部の出力に基づき、前記状態が許容範囲内にあるか否かの判定、評価を行い、チャンバーのクリーニング時期を決定し、それを管理する働きがある。

前記チャンバー1の互いに対向する側壁には、それぞれ光透過用の窓5、6が設けられている。一方の窓5側には、例えばレーザと偏光板とから成る発光装置7が設けられ、他方の窓6側には、受光素子等で構成された光/電変換用の受光装置8が設けられている。

発光装置7及び受光装置8により、検出部が構成されている。この発光装置7及び受光装置8の相対的な位置関係は、レーザ光源から偏光板を経た偏光が上部電極2において反射し、その反射光が受光装置8に入射するように設定されている。

受光装置8の出力側には、評価部9が接続されている。評価部9は、演算回路及びメモリ等を有するコントローラで構成されている。

次に、上記構成の半導体基板処理装置を用いた SiO_2 膜のプラズマエッチングについて説明する。

半導体基板10上に形成された SiO_2 膜のプラズマエッチングにおいて、 $\text{C}_2\text{F}_6 + \text{CHF}_3$ 等のフロロカーボン系の混合ガスがエッチングガ

スとして用いられることが多い。このガスはエッティングに有効であるが、チャンバー1の内壁にフロロカーボン系のポリマーを形成する。このポリマーはプラズマ状態と密接に関連し、ポリマーが定常状態にある場合には所定のエッティング特性、即ち所定の均一性、選択比及び形状加工性等を得ることができる。

前記 $C_2 F_6 + CHF_3$ の混合ガスを用いたエッティングを施すに際し、先ず半導体基板10をチャンバー1内の下部電極3上に載置する。次いで、RF電源4によりRFパワーを上部電極2に印加し、半導体基板10の SiO_2 膜にプラズマエッティングを施す。同様の動作を繰り返すことにより、多数枚の半導体基板11に対するエッティングが施される。

このエッティングプロセスにおいて、 $C_2 F_6 + CHF_3$ ガスを用いることによりチャンバー1の上部電極2を含む内壁面にはポリマーが形成される。このポリマーの形成状態を観察するため、発光装置7から偏光を生ぜしめ、窓5を介して上部

電極2に向けて出射する。出射された偏光は上部電極2に形成されたポリマー面で反射し、その反射光が窓6を経て受光装置8に入射する。受光装置8は入射した偏光の情報を評価部9に伝え、評価部9はその情報からポリマーの膜厚及び屈折率の値を算出する。これにより、ポリマーの膜厚や物質特性等を知ることができる。

前記評価部9には、所定のエッティング特性を維持できるポリマー膜厚及び屈折率の許容値が予め記憶されており、エッティング毎に算出された膜厚及び屈折率がこの許容値内にあるか否かをチェックする。算出値が許容値を超えたときにはアラームを発してチャンバー1のクリーニング時期を知らせたり、もしくはクリーニングの実施及びクリーニング後の慣らし放電を実施するようにプログラムされている。

前記ポリマー膜厚及び屈折率の許容値の設定は、電極温度の変動及び窒素や酸素の混入等、半導体基板10の連続処理中に想定される現象がエッティング特性及びポリマー状態に与える影響を事前に

評価することによって行なうことができる。

上記の発光装置7及び受光装置8によるポリマーの観察は、例えば個々の半導体基板10に対するエッティング終了後、プラズマ放電が停止される基板搬送時に繰り返して実施される。従って、プラズマ放電の影響を受けずに再現性良くポリマーを観察することができる。

このように本実施例では、ポリマーを直接かつ定量的に観察することにより、チャンバー1のクリーニング時期を決定するので、的確な判断を容易に下すことができる。また、エッティング特性を確実に把握できるので、そのばらつきを極めて小さく抑えられると共に、装置トラブル等の不測事態にも的確に対応できる。さらに、ポリマーを半導体基板10の搬送時に観察するので、スループットに悪影響を与えず、工程を進捗させることができる。

第2図(a)、(b)は、本発明の第2の実施例を示す半導体基板処理装置の概略構成図であり、第1図中の要素と共に通の要素には共通の符号が付

されている。なお、第2図(a)は上部電極2を観察する図、第2図(b)は下部電極3を観察する図である。

この半導体基板処理装置は、第1の実施例と同様に、プラズマエッティングに用いられるもので、チャンバー1、上部電極2、下部電極3、RF電源4、及び窓5、6を備えている。

一方の窓5側には、チャンバー1内を照らすための光源7Aが設けられ、他方の窓6側には、受光装置8Aが設けられている。受光装置8Aは、光源7Aによって照らされた上部電極2や下部電極3等の表面像を受光するもので、その表面像を結像するための光学系11と、光/電変換機能を有するCCD(荷電結合素子)型固体撮像素子等の光センサ12とを、備えている。

光センサ12の出力側には、画像処理装置やCRT等で構成される評価部9Aが接続されている。

この半導体基板処理装置では、第1の実施例と同様にして、半導体基板10に対するプラズマエ

ッチングが行われる。

チャンバー1内に形成されたポリマーの形成状態を観察する場合、RF電源4を印加していない例えば半導体基板1の搬送時に行なう。

即ち、第2図(a)に示すように、光源7Aにより、窓5を通して上部電極2を照らす。すると、上部電極2の表面像が、窓6及び光学系11を通して光センサ12に結像される。光センサ12は、入射光を電気信号に変換して評価部9Aへ与える。評価部9Aでは、光センサ12の出力に対して画像処理を行い、観察された上部電極2の表面像をCRT等に表示する。

この評価部9Aには、クリーニングが必要な場合の上部電極2の複数の表面像が予め記憶されている。評価部9Aは、観察された表面像と、予め記憶された表面像とを比較し、観察された表面像が記憶された表面像の一つと一致した場合には、アラームを発してチャンバー1のクリーニング時期を知らせたり、あるいはクリーニングの実行及びクリーニング後の慣らし放電を実施するよう制

この第2の実施例では、より広範な領域のポリマー観察が可能となる。

なお、本発明は図示の実施例に限定されず、種々の変形が可能である。その変形例としては、例えば次のようなものがある。

(1) 第1図では、発光装置7からの偏光を上部電極2に照射し、上部電極2上のポリマーを観察するものとしたが、第2図で説明したように、半導体基板1が載置される下部電極3以外のチャンバー1内壁においてポリマーを観察するようにしてもよい。このようにしても、チャンバー1のクリーニング時期を決定することができる。

(2) 第1図の発光装置7はレーザと偏光板から成るものとしたが、これに限らず偏光が得られるならば、如何なる構成としてもよい。また、発光装置7及び受光装置8は、エリアソメトリーによって構成することもできる。

(3) 被エッチング膜はSiO₂膜のみに限定されるものではなく、エッチングガスもC₂F₆+CHF₃のみに限定されない。例えば、SF₆

御する。

従って、第1の実施例とほぼ同様に、ポリマーの膜厚及び屈折率等を直接的及び定量的に観察してチャンバークリーニング時期の的確な管理が行える。しかも、第1の実施例では、発光装置7が例えばレーザ及び偏光板で構成されているので、装置が大型化するおそれがあるが、この第2図(a)の実施例では、単なる照明用の光源7Aを用いればよいため、装置の小型化が図れる。

第2図(a)では、上部電極2の表面を観察することにより、チャンバークリーニング時期を決定しているが、第2図(b)に示すように、光学系11及び光センサ12の光軸を変える等して、下部電極3の表面を観察することにより、チャンバークリーニング時期を決定することも可能である。同様にして、上部電極2及び下部電極3以外の箇所の観察も可能である。

従って、第1の実施例では、ポリマー観察を一箇所でのみ行うので、チャンバークリーニング時期を必ずしも的確に決定できるとはかぎらないが、

+CHF₃やSF₆+五フッ化塩化エタン(C₂C₂F₅)等の比較的ポリマーが形成されにくいガスを用いたエッチングに対しても、上記実施例を適用できる。

(4) 上記実施例では、半導体基板処理装置としてエッチング装置について説明したが、本発明は化学的気相堆積法(CVD法)等における堆積装置としての半導体基板処理装置にも適用可能である。即ち、堆積装置の場合にはチャンバー内に堆積膜が形成されるが、この堆積膜に対しエッチングのポリマーと同様の扱いを施すことにより、第1図または第2図とほぼ同様の装置を利用することができる。

(発明の効果)

以上詳細に説明したように、第1、第2の発明によれば、ポリマー或は堆積膜の状態を光学的に検出する検出部と、前記状態を評価する評価部とを設けたので、チャンバー内に形成されたポリマー或は堆積膜の膜厚やその物質特性等を直接的及び定量的に観察することができる。これにより、

チャンバーのクリーニング時期に対する判断が的確かつ容易に下せるようになり、しかもエッティング或は堆積特性のばらつきを極力抑制し、かつ装置トラブル等の不測事態にも的確に対応することができる。また、スループットに悪影響を与えず、工程を効率的に進捗させることも可能となる。従って、半導体基板の処理工程における著しい効率化と歩留り向上が達成できる。


第2の発明では、発光装置の偏光によりチャンバー内を照射しているのに対し、第3の発明では、単に光源を用いてチャンバー内を照らしている。そのため、第3の発明では、小型で、より簡単な装置構成となり、より広範な領域のポリマー或は堆積膜の情報を得ることができる。

4. 図面の簡単な説明

第1図は本発明の第1の実施例を示す半導体基板処理装置の構成図、第2図(a)、(b)は本発明の第2の実施例を示す半導体基板処理装置の構成図である。


1……チャンバー、2……上部電極、3……下部電極

- 1 : チャンバー
- 2 : 上部電極
- 3 : 下部電極
- 10 : 半導体基板



第1の実施例の半導体基板処理装置

第1図



第2の実施例の半導体基板処理装置

2
紙